|
:: 게시판
:: 이전 게시판
|
이전 질문 게시판은 새 글 쓰기를 막았습니다. [질문 게시판]을 이용바랍니다.
통합규정 1.3 이용안내 인용"Pgr은 '명문화된 삭제규정'이 반드시 필요하지 않은 분을 환영합니다.법 없이도 사는 사람, 남에게 상처를 주지 않으면서 같이 이야기 나눌 수 있는 분이면 좋겠습니다."
10/05/20 01:24
D램은 검색해보시고 http://cafe.naver.com/joonggonara.cafe?iframe_url=/ArticleRead.nhn%3Farticleid=43899068
참고하시면 DDR램에 대해서 어느 정도 감이 오실겁니다.
10/05/21 13:00
1. RAM - random access memory는 메모리에 저장된 내용을 읽거나 쓰는데 그 접근의 용이성(속도)이 주소와 관계가 없다는 말입니다. 예를 들어 음악 tape 같은 경우, 듣고 싶은 곡이 있으면 그 위치까지 감아야 하기에, tape를 돌리는 동안 기다려야 하죠? LP나 CD 같은 경우 track을 따라 이동하는 것이 아니고 직각으로 이동하므로 상대적으로 조금 낫습니다만, 그래도 완전한 RAM이라고 할 수는 없습니다. 이에 반해 반도체 RAM은 주소에 상관없이 모든 메모리가 동일한 속도로 읽거나 쓰입니다. (RAM 중에 읽기만 되는 것이 ROM - read only memory입니다)
2. 반도체 RAM은 다시 DRAM - dynamic RAM과 SRAM - static RAM으로 나뉩니다. SRAM이 전원만 들어오면 그 내용을 유지하는 RAM인데 반해, DRAM은 내용을 주기적으로 활성화해 주어야 (refresh) 한다는 제약이 있습니다. DRAM이 대신 직접도가 높기에 외부 메모리로는 통상 SRAM보다 많이 쓰입니다. 3. DRAM중에 data를 읽고 쓰는데 clock을 동기 신호로 사용하는 것을 SDRAM - synchronous DRAM이라고 합니다. 그 중 한 clock에 한 번 data를 읽고 쓰는 것이 SDR, 한 clock에 두 번 (통상 rising edge, falling edge를 이용한다고 말합니다) data를 읽고 쓰는 것이 DDR, DDR2, DD3입니다. 즉 동일 주파수에서 DDR류는 SDR의 두 배의 전송률을 갖습니다. 4. (전송률을 높이기 위한) 동작 주파수를 올리기 위해 DDR류는 인터페이스를 개선했습니다. 문제는 RAM core자체의 동작 속도를 마음껏 올리는 것은 거의 가능하지 않다는 것입니다. 이에, 인터페이스의 속도를 올리기 위해 RAM 내부 core를 병렬로 access하는 방식으로 동작이 변경되었습니다. 이것의 의미는 다량의 data를 한 묶음으로 처리해야 한다는 것입니다. 즉, DDR은 1개의 clock의 2개의 data가 한 묶음으로 묶이고, DDR2는 2개의 clock - 즉 4개의 data가 한 묶음으로 묶이고, DDR3는 4개의 clock - 즉 8개의 data가 한 묶음으로 묶입니다. 한 묶음이라는 것은 DDR3의 경우 8개의 data가 일련의 address여야 한다는 것입니다. 즉, 한 묶음 안에서는 address가 멋대로 바뀔 수 없습니다. 5. Address가 random하게 주어질 때, 동일 주파수라면 DDR의 효율성이 당연히 나쁩니다. DDR3가 제일 나쁘겠죠? 실제적인 상황에서는 통상 CPU는 cache-miss가 날 때만 data를 요구하는데, cache의 요구는 일련의 data를 요구하는 바, 위의 비효율은 CPU에 있어서는 나타나지 않습니다. 즉, 동작 주파수가 높아지면 높아진 만큼 전송률이 좋아집니다. 6. 동작 주파수와 전송 모드만 다를 뿐 SDR ~ DDR3에 다른 차이는 없습니다. 그냥 메모리일 뿐입니다. 지원하는 메모리가 무언지 확인하고 그에 맞추어 (물론 예산도 맞추어) 주면 됩니다. 7. 원리상으로는, 현재와 같은 기술 방식의 연장선상으로는, DDR4가 나올 수 없습니다. DDR3가 마지막입니다. 물론 방식을 확 바꾸고 마케팅 정책적으로 그것을 DDR4라고 명명할 수는 있겠죠.
|
||||||||||